Day 2 - Latch

2025. 3. 5. 13:19·IDEC 교육/Verilog HDL

Latch (Reset 없음)

edge와 상관없이 값이 변경될때 작동

예시

DLatch

always @(*) begin
    if (G) Q <= D;
end
저작자표시 비영리 변경금지 (새창열림)
'IDEC 교육/Verilog HDL' 카테고리의 다른 글
  • Day 4 - FPGA Example (with DE2-115)
  • Day 2 - Case / Casez / Casex
  • Day 2 - Synchronous / Asynchronous
  • Day 2 - Continuous / Procedural Assignment
ZY
ZY
전자공학/반도체설계 지식을 정리합니다.
  • ZY
    ZY_repo
    ZY
  • 전체
    오늘
    어제
    • 분류 전체보기 (74)
      • Hardware (11)
        • RTL (2)
        • RISC-V Project (1)
        • Computer Architecture (1)
        • AMBA (2)
        • FPGA (0)
        • 논문 읽기 (1)
        • ETC. (4)
      • Linux (2)
      • EDA Tool (0)
      • HDLBits (25)
        • Verilog (19)
        • Circuits (4)
        • Verification (0)
      • IDEC 교육 (22)
        • Embedded C (13)
        • Verilog HDL (9)
      • 42서울 (13)
        • 리눅스 (12)
        • 네트워크 (1)
      • 생각 (1)
      • 취업 (0)
  • 블로그 메뉴

    • 홈
    • 태그
  • 링크

  • 공지사항

  • 인기 글

  • 태그

    세션 키
    debian
    ARM
    embedded
    AXI4
    verilator
    Memory
    보안 쉘
    axi
    APT
    pointer
    research rabbit
    vm
    IDEC
    CDC
    centos
    verilog
    Keil
    fpga
    hdlbits
    bit-wise and
    tcsh
    ssh
    Synchronizer
    c
    charater
    signal trap
    fucntion
    AMBA
    QUARTUS
  • 최근 댓글

  • 최근 글

  • hELLO· Designed By정상우.v4.10.1
ZY
Day 2 - Latch
상단으로

티스토리툴바