Day 2 - Continuous / Procedural Assignment

2025. 3. 5. 13:06·IDEC 교육/Verilog HDL

Continuous Assignment (연속 할당)

assign문을 사용하여 Net Type에 값을 할당
combinational logic를 구현할 때 사용
모든 연산이 병렬로 수행

예시

wire A;
assign A = (B|C)&D;

Procedural Assignment (절차적 할당)

always 또는 initial 내부에서 사용
always 같은 경우 always @ (*)에서 *에 해당하는 신호가 트리거될때 "순차적"으로 실행
주로 reg Type 변수를 대상으로 함

Blocking Assignment (=)

한 문장 실행 후 다음 문장 실행

Nonblocking Assignment (<=)

모든 할당 동시에 실행

예시

always @(posedge clk) begin
    out <= a & b;
end

=, <= 같은 경우 섞어서 한 블록에서 사용하지 않는 것이 좋고
assing문과 Blocking은 Combinational에서
Nonblocking은 Sequential에서 사용하는 것이 권장된다.

저작자표시 비영리 변경금지 (새창열림)
'IDEC 교육/Verilog HDL' 카테고리의 다른 글
  • Day 2 - Case / Casez / Casex
  • Day 2 - Latch
  • Day 2 - Synchronous / Asynchronous
  • Day 1 - About HDL
ZY
ZY
전자공학/반도체설계 지식을 정리합니다.
  • ZY
    ZY_repo
    ZY
  • 전체
    오늘
    어제
    • 분류 전체보기 (74)
      • Hardware (11)
        • RTL (2)
        • RISC-V Project (1)
        • Computer Architecture (1)
        • AMBA (2)
        • FPGA (0)
        • 논문 읽기 (1)
        • ETC. (4)
      • Linux (2)
      • EDA Tool (0)
      • HDLBits (25)
        • Verilog (19)
        • Circuits (4)
        • Verification (0)
      • IDEC 교육 (22)
        • Embedded C (13)
        • Verilog HDL (9)
      • 42서울 (13)
        • 리눅스 (12)
        • 네트워크 (1)
      • 생각 (1)
      • 취업 (0)
  • 블로그 메뉴

    • 홈
    • 태그
  • 링크

  • 공지사항

  • 인기 글

  • 태그

    fucntion
    보안 쉘
    tcsh
    centos
    embedded
    Synchronizer
    signal trap
    Keil
    hdlbits
    fpga
    charater
    verilator
    c
    IDEC
    CDC
    세션 키
    research rabbit
    AMBA
    AXI4
    APT
    ARM
    ssh
    axi
    vm
    debian
    QUARTUS
    bit-wise and
    Memory
    verilog
    pointer
  • 최근 댓글

  • 최근 글

  • hELLO· Designed By정상우.v4.10.1
ZY
Day 2 - Continuous / Procedural Assignment
상단으로

티스토리툴바