Clock Domain Crossing (1) [2 Flip-Flop Synchronizer]
·
Hardware/RTL
기본적으로 사용되는 2개의 flip-flop을 연결하여 사용하는 synchronizer첫번째 FF에서는 metastability가 일어나도 두번째 FF에서는 정상적으로 Capture하는 모습을 보여 자주 사용된다고 한다.
Clock Domain Crossing (0)
·
Hardware/RTL
Reference: https://docs.amd.com/r/en-US/ug949-vivado-design-methodology/Single-Bit-CDC AMD 가이드를 참고하면 위와 같은 과정으로 CDC를 어떻게 할 것 인지를 정하기를 권장하는것 같다.물론 FPGA에 관한 CDC이야기지만, 설계하는데 도움이 될것 같다. CDC 관련하여 글을 이어서 적을 예정이다.