Verilog [ generate와 always@(*) ] 차이점
·
Hardware/ETC.
generate반복적으로 독립된 하드웨어를 생성하드웨어 자원 증가같은 논리 회로가 여러 번 복사always @(*)Combinational Logic입력 변화에 따라 동작이 결정되며, 최적화된 회로로 구현