HDLBits - Simple wire

2024. 11. 29. 16:36·HDLBits/Verilog

Wire의 사용법에 대한 문제

input in을 output out에 연결하라는 간단한 문제이다.

 

https://hdlbits.01xz.net/wiki/Wire

My Answer

module top_module(input in, output out);

    assign out = in;

endmodule
저작자표시 비영리 변경금지 (새창열림)
'HDLBits/Verilog' 카테고리의 다른 글
  • HDLBits - Notgate
  • HDLBits - Wire4
  • HDLBits - Zero
  • HDLBits - Getting Started
ZY
ZY
전자공학/반도체설계 지식을 정리합니다.
  • ZY
    ZY_repo
    ZY
  • 전체
    오늘
    어제
    • 분류 전체보기 (74)
      • Hardware (11)
        • RTL (2)
        • RISC-V Project (1)
        • Computer Architecture (1)
        • AMBA (2)
        • FPGA (0)
        • 논문 읽기 (1)
        • ETC. (4)
      • Linux (2)
      • EDA Tool (0)
      • HDLBits (25)
        • Verilog (19)
        • Circuits (4)
        • Verification (0)
      • IDEC 교육 (22)
        • Embedded C (13)
        • Verilog HDL (9)
      • 42서울 (13)
        • 리눅스 (12)
        • 네트워크 (1)
      • 생각 (1)
      • 취업 (0)
  • 블로그 메뉴

    • 홈
    • 태그
  • 링크

  • 공지사항

  • 인기 글

  • 태그

    tcsh
    research rabbit
    보안 쉘
    AXI4
    c
    ARM
    AMBA
    vm
    signal trap
    Keil
    CDC
    hdlbits
    IDEC
    axi
    debian
    QUARTUS
    세션 키
    ssh
    pointer
    fucntion
    centos
    fpga
    embedded
    Memory
    verilator
    APT
    verilog
    bit-wise and
    charater
    Synchronizer
  • 최근 댓글

  • 최근 글

  • hELLO· Designed By정상우.v4.10.1
ZY
HDLBits - Simple wire
상단으로

티스토리툴바