HDLBits - Getting Started

2024. 11. 28. 23:26·HDLBits/Verilog

시작하면 가장 처음에 나오는 문제

그냥 1이 출력되는 모듈을 만드시오

Module Declaration

module top_module( output one );

My Answer

module top_module( output one );
    assign one = 1'b1;
endmodule
저작자표시 비영리 변경금지 (새창열림)
'HDLBits/Verilog' 카테고리의 다른 글
  • HDLBits - Wire4
  • HDLBits - Simple wire
  • HDLBits - Zero
  • HDLBits에서 문제 풀이
Zi_Yoon
Zi_Yoon
머리 속에 정리하는 곳 <전자공학>
  • Zi_Yoon
    ZY_repo
    Zi_Yoon
  • 전체
    오늘
    어제
    • 분류 전체보기 (70)
      • HDLBits (25)
        • Verilog (19)
        • Circuits (4)
        • Verification (0)
      • IDEC 교육 (1)
        • Embedded C (13)
        • Verilog HDL (8)
      • Hardware (8)
        • RISC-V Project (1)
        • Computer Architecture (0)
        • AMBA (2)
        • FPGA (0)
        • 논문 읽기 (1)
        • ETC. (4)
      • 42서울 (13)
        • 리눅스 (12)
        • 네트워크 (1)
      • 생각 (1)
      • 취업 (1)
  • 블로그 메뉴

    • 홈
    • 태그
  • 링크

  • 공지사항

  • 인기 글

  • 태그

    signal trap
    axi
    세션 키
    c
    APT
    RISC-V
    AMBA
    research rabbit
    IDEC
    embedded
    vm
    ARM
    pointer
    AXI4
    비대칭 키
    AppArmor
    debian
    lsblk
    centos
    QUARTUS
    charater
    hdlbits
    verilog
    verilator
    보안 쉘
    fucntion
    ssh
    Keil
    fpga
    bit-wise and
  • 최근 댓글

  • 최근 글

  • hELLO· Designed By정상우.v4.10.1
Zi_Yoon
HDLBits - Getting Started
상단으로

티스토리툴바