HDLBits - Zero

Verilog-1995 vs Verilog-2001

앞선 문제보다 쉽?다 그냥 0은 입력안해도 0이다~ 알려주는 문제

Module Declaration

module top_module( output zero );

My Answer

module top_module( output zero );
endmodule