HDLBits - Module

2025. 1. 8. 19:34·HDLBits/Verilog

https://hdlbits.01xz.net/wiki/Module

Moudle 선언 방법으로 instance하는 문제!
그림처럼 mod_a가 이미 선언 되어있다고 가정하고 mod_a를 instance하면 된다.

나는 By Name 방식으로 불러서 쓰는 것이 좀더 명확하다고 생각해서 항상 그렇게 한다.

module top_module ( input a, input b, output out );
    mod_a U_mod_a ( .out(out), .in1(a), .in2(b) );
endmodule
저작자표시 비영리 변경금지 (새창열림)
'HDLBits/Verilog' 카테고리의 다른 글
  • HDLBits - GitHub 주소
  • HDLBits - Vector5
  • HDLBits - Vector4
  • HDLBits - Vectorr
ZY
ZY
전자공학/반도체설계 지식을 정리합니다.
  • ZY
    ZY_repo
    ZY
  • 전체
    오늘
    어제
    • 분류 전체보기 (74)
      • Hardware (11)
        • RTL (2)
        • RISC-V Project (1)
        • Computer Architecture (1)
        • AMBA (2)
        • FPGA (0)
        • 논문 읽기 (1)
        • ETC. (4)
      • Linux (2)
      • EDA Tool (0)
      • HDLBits (25)
        • Verilog (19)
        • Circuits (4)
        • Verification (0)
      • IDEC 교육 (22)
        • Embedded C (13)
        • Verilog HDL (9)
      • 42서울 (13)
        • 리눅스 (12)
        • 네트워크 (1)
      • 생각 (1)
      • 취업 (0)
  • 블로그 메뉴

    • 홈
    • 태그
  • 링크

  • 공지사항

  • 인기 글

  • 태그

    pointer
    vm
    Keil
    signal trap
    IDEC
    verilog
    Memory
    bit-wise and
    debian
    tcsh
    보안 쉘
    charater
    ARM
    Synchronizer
    axi
    hdlbits
    AMBA
    centos
    embedded
    fucntion
    CDC
    c
    verilator
    APT
    QUARTUS
    fpga
    세션 키
    ssh
    research rabbit
    AXI4
  • 최근 댓글

  • 최근 글

  • hELLO· Designed By정상우.v4.10.1
ZY
HDLBits - Module
상단으로

티스토리툴바