뭔가 취준 + 교육 준비 같은걸 하면서 머리가 정리가 안되고 너무 복잡해서
RISC-V 구조를 갖는 CPU나 하나 만들어보자는 생각이 들었다.
물론 나의 선생님 GPT와 함께 만들거지만 ^^
전체적인 아웃라인
- 설계 목표
- 32bit RISC-V Structure
- 기본 구조
- 5-stage Pipeline: Fetch - Decode - Execute - Memory - Write Back
- 파이프라인 구성 요소
- Register File
- ALU
- Memory Interface
- Control Unit
- Pipeline Register
- 파이프라인 Hazard 처리
- Control Logic & FSM
- 검증 & 시뮬레이션
- 구현
- 디버깅 & 최종 검증