AXI(Advanced eXtensible Interface)
AXI Architecture - Channel Definition
- Transactions 기반
- 5개의 독립 Channel
| Channel | |
| AW | Write Request(요청) |
| W | Write Data |
| B | Write Response(응답) |
| AR | Read Request(요청) |
| R | Read Data |
- Information Source는 VALID 신호 사용
- Valid Address / Data / Control information을 사용 유/무 표시
- Destination은 READY 신호 사용
- Information Accept(수신) 가능 유/무 표시
Write & Read Request Channel
- Transaction에 요구되는 모든 Address와 Control 정보 전달
Write Data Channel
- Manager → Subordinate
- 8, 16, 32, 64, 128, 256, 512, 1024 bits wide의 WDATA 전송 (DATA_WIDTH 속성)
- 8 Bits(1 Byte) 마다 Byte lane strobe 신호로 Valid Data임을 나타냄
- Write Data Channel 정보는 항상 Buffered 된 상태로 취급되므로
새로운 Write Transaction에는 Subordinate의 Acknowledgement(승인)이 필요하지않음
- 8, 16, 32, 64, 128, 256, 512, 1024 bits wide의 WDATA 전송 (DATA_WIDTH 속성)
-
Write Response Channel
- Subordinate → Manager
- Write Transaction 완료 신호(Response) 전송
Read Data Channel
- Subordinate → Manager
- 8, 16, 32, 64, 128, 256, 512, 1024 bits wide의 RDATA 전송 (DATA_WIDTH 속성)
- Read Transaction 완료 신호(Response) 전송
본 내용은 ARM사의 Specification 기반으로 번역하여 정리한 것임을 밝힙니다. 틀린내용 지적 환영입니다!